基于FPGA的高速通信总线系统研究与设计
基于FPGA的高速通信总线系统研究与设计(任务书,开题报告,外文翻译,论文10000字)
摘 要
本文借助XILINX公司的FPGA开发软件ISE首先针对serial rapid IO总线的用户接口进行修改，设计出所有FPGA都适用的简化的用户接口，设计了一套基于FPGA的信号预处理模块的数据传输方案，并且分析了高速串行总线在不同情况下的具体应用，得到的结果对于国内各行业高速总线方案具有重要的指导意义。
本文主要研究了serial rapid IO核的功能以及用户接口，设计了FPGA内部的实现方案，并搭建验证平台。
研究结果表明：修改后的用户接口既能保持原有的功能，同时也比原接口简化不少，便于使用；串行总线在实际应用中正在逐步取代过去流行的并行总线。
本文的特色在：于FPGA上建立了新的rapid IO用户接口；讨论了在实际应用中FPGA的几种优化措施，并且在优化方案中得到稳定的结果。
关键词：FPGA；串行用户接口；SRIO IP核；VPX系统
Abstract
With the help of the FPGA development software ISE of XILINX company, this paper first modifies the user interface of serial rapid IO bus, establishes a simplified user interface for all FPGA, and designs a set of data transmission schemes in the signal preprocessing module with FPGA as the framework, and analyzes the specific needs of the high speed serial bus under different circumstances. The obtained results have important guiding significance for the high speed bus solutions of various industries in China.
This dissertation mainly studies the function and user interface of serial rapid IO core, and the implementation scheme of FPGA internal design, and builds verification platform.
The results show that the modified user interface can not only maintain the original function, but also be more simplified and easier to use than the original interface; the serial bus is replacing the traditional parallel bus in practical application.
The features of this paper are: establishing a new rapid IO user interface on FPGA, and discussing several optimization measures of FPGA in practical applications, and getting stable results on the basis of these optimization schemes.
Key Words：FPGA；serial user interface；SRIO intellectual property core；VPX
[来源：http://Doc163.com]
目录
摘 要 i
Abstract ii
第1章 绪论 1
1.1 研究背景及意义 1
1.2 国内外研究现状 1
1.3 论文的内容及安排 2
第2章 高速串行总线简介及分析 3
2.1 高速串行总线介绍 3
2.2 可编程逻辑器件 4
2.2.1 FPGA 4
2.2.2 可编程逻辑器件的设计流程 4
2.2.3 FPGA在雷达信号处理中的应用 6
2.2.4 硬件描述语言 6
2.3 RocketIO总线 6
2.4 VPX连接器 6
2.5 本章小结 6
第3章 SRIO总线用户接口及修改 8 [资料来源：http://doc163.com]
3.1 SerialRapidIO总线 8
3.2 系统拓扑结构 10
3.3 FPGA数据传输的实现与测试 11
3.4 本章小结 18
第4章 平台的信号预处理方案 19
4.1 系统框架功能 19
4.2 带响应的写入事务的应用 19
4.3 ID按包切换的应用 20
4.4 本章小结 22
第5章 系统优化措施 23
5.1 跨时钟域处理 23
5.2 本章小结 24
第6章 结论 25
致谢 26
参考文献 27
[来源：http://www.doc163.com]